Microcontrollore 32 bit TS68EN360

Caratteristiche • Unità di elaborazione di CPU32+ (4,5 MIPS a 25 megahertz) – versione di 32 bit del centro CPU32 (completamente - compatibile con il CPU32) – Il fondo mette a punto il modo – indirizzo Byte-mal allineato • Fino al canale omnibus di dati di 32 bit (incollatura dinamica del bus per 8 e 16 bit) • Fino a 32 linee di indirizzo (almeno 28 sempre disponibili) • Progettazione statica completa (un'operazione di 0 - 25 megahertz) • Schiavo Mode per disattivare CPU32+ (permette l'uso con le unità di elaborazione esterne) – QUICCs multiplo può dividere un bus di sistema (un Master) – Il modo del compagno TS68040 permette che QUICC sia un chip del compagno TS68040 e un'unità periferica intelligente (22 MIPS a 25 megahertz) – Periferica di TSPC603e (vedi la nota di DC415/D) • Quattro temporizzatori per tutti gli usi – Sovrainsieme dei temporizzatori MC68302 – Quattro temporizzatori di 16 bit o due temporizzatori di 32 bit – Il modo del portone può permettere a/disattivare il conteggio • Due DMAs indipendente (IDMAs) • Modulo di integrazione di sistema (SIM60) • Modulo processore di comunicazioni (CPM) • Quattro Baud Rate Generators • Quattro SCCs (Ethernet/IEEE 802,3 facoltativo sul supporto di SCC1-Full 10 Mbps) • Due SMC • VCC = ± 5% di +5V • fmax = 25 megahertz e 33 megahertz • Gamma di temperature militare: -55°C < TC < +125°C • Palladio = 1.4W a 25 megahertz; 5.25V 2W a 33 megahertz; 5.25V Descrizione TS68EN360 il controllore di trasmissione integrato quadrato (QUICC™) è un microprocessore integrato un-chip versatile e combinazione periferica che può essere utilizzata in varie applicazioni del regolatore. Eccelle specialmente nelle comunicazioni attività. Il QUICC (pronunciato «rapido ") può essere descritto come TS68302 di prossima generazione con il rendimento elevato in tutto aree dell'operazione del dispositivo, della flessibilità aumentata, delle estensioni importanti nella capacità e di più alta integrazione.