Tester di perdita M2 Wafer Edition

di tensionead alta tensionedi impulsi di corrente

Breve descrizione
Soluzione di test ad alta tensione su wafer per dispositivi SiC e Si. M2 Wafer Edition integra un generatore DC da 10 kV per lo screening precoce dei die di potenza ad alta tensione su wafer prima della singolazione, riducendo il packaging dei componenti difettosi e accelerando l'analisi dei rendimenti.

Panoramica
La tecnologia wide‑bandgap SiC abilita una nuova generazione di dispositivi di potenza ad alta tensione per trasporti, trasmissione di energia e energie rinnovabili. M2 Wafer Edition esegue test parametrici e di stress fino a 10 kV su wafer per verificare breakdown, leakage e robustezza prima del confezionamento. La piattaforma M2 è progettata per operatività continua 24/7 in produzione: robusta, precisa e modulare per supportare produzione ad alto volume e minimizzare i fermi. L'architettura espandibile consente di aggiungere funzionalità di test con l'evolvere dei requisiti di prodotto.

Motivi

• Testare dispositivi di potenza alle massime tensioni. Generatore DC 10 kV per valutare architetture wide bandgap ai limiti operativi.
• Intercettare difetti precocemente. Copertura di test DC, UIS e Rg su wafer (variante Pro) per identificare die difettosi prima della singolazione e del packaging.
• Sicurezza e protezione. Sonda wafer e generatori di test protetti dai breakdown da UIS tramite la tecnologia SocketSafe™.

Presentazione del prodotto — specifiche (confronto varianti)
CARATTERISTICHE / CONFIGURAZIONI: Wafer UHV | Wafer UHV Pro

Numero di siti di test
Wafer UHV: 1 x sito DC
Wafer UHV Pro: 1 x sito combinato DC + Rg + UIS

Test parametrici DC
Entrambe le varianti: 10 kV, 200 A (integrato)

Ossidazione di gate e qualità
Wafer UHV: —
Wafer UHV Pro: Misura della resistenza di gate e della capacità

UIS avalanche / qualità della body diode
Wafer UHV: —
Wafer UHV Pro: 5 kV, 200 A carico induttivo unclamped (UIS)

Note
La piattaforma è modulare ed espandibile; la variante UHV Pro integra test combinati (DC, RG, UIS) in un singolo sito per caratterizzare precocemente la robustezza del gate e della body diode nel flusso produttivo.