Scheda universale per un efficiente test a livello di sistema (SLT) di sensori digitali, test di caratterizzazione dei sensori o test finali nella produzione di massa dei sensori.
Dati selezionati
Intervallo di tensione di alimentazione: -2 V...+20 (25)1) V
Corrente di alimentazione: fino a ±50 (20)1) mA/sorgente
12.risoluzione temporale di 5 ns
Controllo della velocità di oscillazione (1 V/μs...8,3 V/ms)
Caratteristiche
FPGA veloce per core IP di interfaccia FW e host
Supporto per SPI, I²C, JTAG, SENT, PSI5, CAN-FD2), LIN, ZACwire
16 pin IO liberamente programmabili
4 fonti di alimentazione indipendenti
Funzionalità di trigger esterno
Interfaccia backplane LVDS veloce
Interfaccia di funzione speciale per l'estensione dell'hardware personalizzato
---