Attenuatore dell'instabilità ZL30253

Lo ZL30253 è un circuito integrato moltiplicatore di clock/attenuatore di jitter flessibile e ad alte prestazioni. Da qualsiasi frequenza di clock in ingresso, da 1kHz a 1250MHz, lo ZL30252 può produrre frequenze di uscita con blocco di frequenza da 1Hz a 1035MHz e ben 3 segnali di clock in uscita differenziali o 6 CMOS. Il jitter di uscita è tipicamente compreso tra 0,16 e 0,28ps RMS (da 12kHz a 20MHz). L'autoconfigurazione automatica da EEPROM interna consente ai segnali di clock di essere disponibili immediatamente dopo l'accensione o il reset. Caratteristiche del prodotto Tre ingressi di clock Due ingressi differenziali/CMOS Un ingresso single-ended/CMOS Qualsiasi frequenza di ingresso da 1kHz a 1250MHz (da 1kHz a 300MHz per CMOS) Ingressi continuamente monitorati per l'attività e l'accuratezza della frequenza Commutazione automatica o manuale del riferimento DPLL a bassa larghezza di banda Larghezza di banda programmabile, da 14Hz a 500Hz Attenua il jitter fino a diversi UI Freerun o mantenimento digitale in caso di perdita di tutti gli ingressi Regolazione di fase a controllo digitale APLL Frazionario-N a basso jitter e 3 uscite Qualsiasi frequenza di uscita da <1Hz a 1035MHz Conversione di frequenza frazionaria ad alta risoluzione con errore di 0ppm Il design incapsulato e facile da configurare non richiede componenti VCXO o filtri di loop esterni Ogni uscita è dotata di divisori indipendenti Jitter di uscita Tipicamente da 0,16 a 0,28ps RMS (banda di integrazione da 12kHz a 20MHz) Le uscite sono CML o 2xCMOS, possono interfacciarsi con LVDS, LVPECL, HSTL, SSTL e HCSL In modalità 2xCMOS, i pin P e N possono avere frequenze diverse (ad esempio 125MHz e 25MHz) Pin di alimentazione per uscita con tensioni di uscita CMOS da 1,5 V a 3,3 V Circuito di allineamento preciso delle uscite e regolazione della fase per uscita Abilitazione/disabilitazione per uscita e avvio/arresto senza glitch (stop alto o basso)