Raddrizzatore di corrente industriale V1741

modulo VME64 da 1 unità e 6U aDC a rilevamento di picco da 1k, 2k, 4k 8k, 16k 64 canali di ingresso, single-ended, con connettore ERNI SMC a doppia fila a 68 pin (Zin: 2,5 kΩ) Accetta ingressi positivi e negativi intervallo di scala completa di 4 Vpp o 8 Vpp selezionabile via software (3,75 Vpp e 7,5 Vpp quando la scala mobile è abilitata) Modalità Common Gate (64 canali convertiti contemporaneamente) con larghezza di gate lineare o programmabile via software Basso tempo morto (circa 50 ns dopo la chiusura del gate precedente) Algoritmo a scala mobile per la riduzione del DNL Soppressione dello zero con soglia programmabile Buffer multi-evento (1024 eventi) Interfacce di comunicazione VME64 e Optical link (protocollo proprietario CAEN CONET) Driver Windows e Linux, librerie C, software demo Firmware aggiornabile dall'utente Panoramica Il V1741 è un ADC digitale a rilevamento di picco appartenente a una nuova generazione di sistemi di lettura di rivelatori basati su una catena di acquisizione mista analogico-digitale, che combina un'elevata densità di canali (64 canali) e un basso tempo morto. L'architettura FLASH ADC consente di ottenere un tempo di conversione del picco dell'impulso estremamente basso, per cui le nuove conversioni avvengono a meno di 50 ns dalla chiusura delle porte precedenti. Il guadagno di conversione varia da 1k a 16k canali con una bassa non-linearità differenziale (DNL) grazie al metodo della scala mobile. Ricevendo il tipico segnale lento da un preamplificatore sensibile alla carica seguito da un amplificatore di sagomatura (ad es. CAEN N1068), l'FPGA identifica il picco dell'impulso all'interno di un gate mediante filtri digitali. L'acquisizione è comune a tutti i canali e avviene non appena arriva il GATE. Il valore dell'energia e l'ora di arrivo dell'evento vengono prima memorizzati in un buffer multi-evento di 1024 unità