I core IP EtherCAT per Xilinx® e Intel® FPGA permettono l'implementazione della funzione di comunicazione slave EtherCAT all'interno di un FPGA. La funzionalità EtherCAT - come il numero di FMMUs e SYNC managers, la dimensione della DPRAM, e così via - può essere configurata per soddisfare i requisiti. Sono offerte diverse varianti di licenza.
Per l'implementazione master, gli sviluppatori hanno a disposizione il Master Sample Code, l'EtherCAT Slave Stack Code e il configuratore EtherCAT. Quest'ultimo esporta un file di descrizione della rete (ENI - EtherCAT Network Information) dai file di descrizione dei dispositivi (ESI - EtherCAT Slave Information) dei dispositivi collegati.
I test di conformità richiesti per i dispositivi slave possono essere eseguiti internamente con l'EtherCAT Conformance Test Tool (CTT). L'avanzato FSoE Conformance Test Tool (FSoE CTT) è adatto ai test di conformità dei dispositivi slave per Safety over EtherCAT (FSoE).
---