Porta logica CMOS 74AUP, 74LVC series

standard

La famiglia di logiche CMOS a bassissima potenza (AUP) avanzata è stata progettata per una bassa potenza e una maggiore durata della batteria nelle applicazioni portatili. Il 74AUP2G34 è un doppio buffer gate con uscite push-pull standard progettato per il funzionamento in un intervallo di alimentazione da 0,8V a 3,6V. Il dispositivo è completamente specificato per applicazioni di spegnimento parziale utilizzando E' UN'EMERGENZA. Il circuito IOFF disabilita l'uscita prevenendo danni flusso di corrente di ritorno quando il dispositivo è spento Caratteristiche e vantaggi CMOS avanzato a bassissima potenza (AUP) Gamma di tensione di alimentazione da 0,8V a 3,6V Uscita ±4mA Unità di uscita a 3.0V Basso consumo energetico statico ICC < 0,9μA Basso consumo energetico dinamico CPD = 6pF Tipico a 3.6V L'azione di attivazione Schmitt su tutti gli ingressi rende il circuito tollerante per un tempo di salita e discesa degli ingressi più lento. L'isteresi è tipicamente 250mV a VCC = 3.0V IOFF supporta il funzionamento in modalità di risparmio energetico parziale Protezione ESD per JESD 22 Supera il modello di macchina da 200 V (A115-A) Supera il modello di corpo umano a 2000 V (A114-A) Superiore a 1000-V Modello di dispositivo caricato (C101C) Latch-Up Superiore a 100mA per JESD 78, Classe II Pacchetti senza piombo per JESD30E DFN1410 indicato come X2-DFN1410-6 DFN1010 indicato come X2-DFN1010-6 DFN0910 indicato come X2-DFN0910-6 Totalmente senza piombo e completamente conforme alla direttiva RoHS Senza alogeni e antimonio. Dispositivo verde