La progettazione HDL Coder™ del filtro genera VHDL® synthesizable e portatile ed il codice di Verilog® per implementare i filtri a punto fisso progettati con MATLAB® su FPGAs o sull'ASICs. Crea automaticamente VHDL ed i banchi di prova di Verilog per la simulazione, la prova e la verifica del codice generato.
---