Il V1740 è un modulo VME 6U largo un'unità che ospita un digitalizzatore di forme d'onda ADC Flash a 64 canali e 12 bit da 62,5 MS/s (65 MS/s utilizzando un clock esterno), con dinamica di ingresso single ended da 2 Vpp su due connettori ERNI SMC. Sono disponibili anche versioni con intervallo di fondo scala di ingresso a 10 Vpp (single ended) (V1740A/V1740C).
La regolazione dell'offset DC (intervallo ±1 V / 5 V) mediante DAC programmabili a 16 bit (uno per ogni gruppo di 8 canali) consente un campionamento corretto di un ingresso bipolare (Vin = ±1 V / 5 V) fino a un'oscillazione completa di ingresso positivo (Vin = 0 ÷ +2 V / 10 V) o negativo (vin = 0 ÷ -2 V / 10 V) senza perdere la risoluzione dinamica.
Il modulo è dotato di ingresso e uscita di clock sul pannello frontale e di un PLL per la sintesi di clock da riferimenti interni/esterni. Il flusso di dati viene scritto continuamente in un buffer di memoria circolare. Quando si verifica il trigger, l'FPGA scrive altri N campioni per il post trigger e congela il buffer che può essere letto sia tramite VMEbus che tramite Optical Link. L'acquisizione può continuare senza tempi morti in un nuovo buffer.
Ogni canale dispone di una SRAM Multi-Event Buffer divisibile in 1 ÷ 1024 buffer di dimensioni programmabili. La lettura (tramite VMEbus o Optical Link) di un buffer congelato è indipendente dalle operazioni di scrittura nel buffer attivo (memorizzazione dei dati ADC). La memoria digitale del canale può essere ordinata in due dimensioni: 192 kS/ch (mod. V1740/V1740C) e 1,5 MS/ch (mod. V1740A/V1740B).
Il V1740 supporta la sincronizzazione su più schede, consentendo a tutti gli ADC di essere sincronizzati su una sorgente di clock comune e garantendo l'allineamento dei tempi di trigger. Una volta sincronizzati, tutti i dati saranno allineati e coerenti tra più schede V1740.
---